// ****************************************************************************** 
// Copyright     :  Copyright (C) 2018, Hisilicon Technologies Co. Ltd.
// File name     :  hipciec_ap_int_reg_reg_offset_field.h
// Project line  :  Platform And Key Technologies Development
// Department    :  CAD Development Department
// Author        :  xxx
// Version       :  1.0
// Date          :  2017/10/24
// Description   :  The description of xxx project
// Others        :  Generated automatically by nManager V4.2 
// History       :  xxx 2018/03/16 18:03:13 Create file
// ******************************************************************************

#ifndef __HIPCIEC_AP_INT_REG_REG_OFFSET_FIELD_H__
#define __HIPCIEC_AP_INT_REG_REG_OFFSET_FIELD_H__

#define HIPCIEC_AP_INT_REG_VECTOR_LEN    11
#define HIPCIEC_AP_INT_REG_VECTOR_OFFSET 0

#define HIPCIEC_AP_INT_REG_COAL_EN_LEN        1
#define HIPCIEC_AP_INT_REG_COAL_EN_OFFSET     25
#define HIPCIEC_AP_INT_REG_ROUND_LEN          1
#define HIPCIEC_AP_INT_REG_ROUND_OFFSET       24
#define HIPCIEC_AP_INT_REG_TIMEOUT_CNT_LEN    8
#define HIPCIEC_AP_INT_REG_TIMEOUT_CNT_OFFSET 16
#define HIPCIEC_AP_INT_REG_AGGRE_TIME_LEN     8
#define HIPCIEC_AP_INT_REG_AGGRE_TIME_OFFSET  8
#define HIPCIEC_AP_INT_REG_AGGRE_THR_LEN      8
#define HIPCIEC_AP_INT_REG_AGGRE_THR_OFFSET   0

#define HIPCIEC_AP_INT_REG_PENDING_EVENT_CNT_LEN    8
#define HIPCIEC_AP_INT_REG_PENDING_EVENT_CNT_OFFSET 0

#define HIPCIEC_AP_INT_REG_COAL_TIME_UNIT_LEN    17
#define HIPCIEC_AP_INT_REG_COAL_TIME_UNIT_OFFSET 0

#define HIPCIEC_AP_INT_REG_MSG_ADDR_LEN             30
#define HIPCIEC_AP_INT_REG_MSG_ADDR_OFFSET          2
#define HIPCIEC_AP_INT_REG_MSG_ADDR_LOW_2BIT_LEN    2
#define HIPCIEC_AP_INT_REG_MSG_ADDR_LOW_2BIT_OFFSET 0

#define HIPCIEC_AP_INT_REG_MSG_UP_ADDR_LEN    32
#define HIPCIEC_AP_INT_REG_MSG_UP_ADDR_OFFSET 0

#define HIPCIEC_AP_INT_REG_MSG_DATA_LEN    32
#define HIPCIEC_AP_INT_REG_MSG_DATA_OFFSET 0

#define HIPCIEC_AP_INT_REG_MASK_LEN    1
#define HIPCIEC_AP_INT_REG_MASK_OFFSET 0

#define HIPCIEC_AP_INT_REG_PENDING_LEN    1
#define HIPCIEC_AP_INT_REG_PENDING_OFFSET 0

#define HIPCIEC_AP_INT_REG_INIT_MSIX_COAL_TBL_LEN      1
#define HIPCIEC_AP_INT_REG_INIT_MSIX_COAL_TBL_OFFSET   3
#define HIPCIEC_AP_INT_REG_INIT_MSIX_TBL_LEN           1
#define HIPCIEC_AP_INT_REG_INIT_MSIX_TBL_OFFSET        2
#define HIPCIEC_AP_INT_REG_COAL_TABLE_INIT_DONE_LEN    1
#define HIPCIEC_AP_INT_REG_COAL_TABLE_INIT_DONE_OFFSET 1
#define HIPCIEC_AP_INT_REG_MSIX_TBL_INIT_DONE_LEN      1
#define HIPCIEC_AP_INT_REG_MSIX_TBL_INIT_DONE_OFFSET   0

#define HIPCIEC_AP_INT_REG_NP_TLP_INPUT_IDLE_LEN    1
#define HIPCIEC_AP_INT_REG_NP_TLP_INPUT_IDLE_OFFSET 2
#define HIPCIEC_AP_INT_REG_P_TLP_INPUT_IDLE_LEN     1
#define HIPCIEC_AP_INT_REG_P_TLP_INPUT_IDLE_OFFSET  1
#define HIPCIEC_AP_INT_REG_TX_CPL_IDLE_LEN          1
#define HIPCIEC_AP_INT_REG_TX_CPL_IDLE_OFFSET       0

#define HIPCIEC_AP_INT_REG_CLR_OUTPUT_CNT_LEN    1
#define HIPCIEC_AP_INT_REG_CLR_OUTPUT_CNT_OFFSET 13
#define HIPCIEC_AP_INT_REG_CLR_INPUT_CNT_LEN     1
#define HIPCIEC_AP_INT_REG_CLR_INPUT_CNT_OFFSET  12
#define HIPCIEC_AP_INT_REG_TLP_CNT_VF_NUM_LEN    8
#define HIPCIEC_AP_INT_REG_TLP_CNT_VF_NUM_OFFSET 4
#define HIPCIEC_AP_INT_REG_TLP_CNT_PF_NUM_LEN    3
#define HIPCIEC_AP_INT_REG_TLP_CNT_PF_NUM_OFFSET 1
#define HIPCIEC_AP_INT_REG_TLP_CNT_MODE_LEN      1
#define HIPCIEC_AP_INT_REG_TLP_CNT_MODE_OFFSET   0

#define HIPCIEC_AP_INT_REG_RX_NP_CFG_PKT_CNT_LEN     8
#define HIPCIEC_AP_INT_REG_RX_NP_CFG_PKT_CNT_OFFSET  24
#define HIPCIEC_AP_INT_REG_RX_NP_MEM_PKT_CNT_LEN     8
#define HIPCIEC_AP_INT_REG_RX_NP_MEM_PKT_CNT_OFFSET  16
#define HIPCIEC_AP_INT_REG_TX_CFG_CPL_PKT_CNT_LEN    8
#define HIPCIEC_AP_INT_REG_TX_CFG_CPL_PKT_CNT_OFFSET 8
#define HIPCIEC_AP_INT_REG_TX_MEM_CPL_PKT_CNT_LEN    8
#define HIPCIEC_AP_INT_REG_TX_MEM_CPL_PKT_CNT_OFFSET 0

#define HIPCIEC_AP_INT_REG_RX_P_PKT_CNT_LEN    8
#define HIPCIEC_AP_INT_REG_RX_P_PKT_CNT_OFFSET 0

#define HIPCIEC_AP_INT_REG_DMA_P_CPL_CNT_LEN         8
#define HIPCIEC_AP_INT_REG_DMA_P_CPL_CNT_OFFSET      20
#define HIPCIEC_AP_INT_REG_DMA_INT_INPUT_CNT_LEN     8
#define HIPCIEC_AP_INT_REG_DMA_INT_INPUT_CNT_OFFSET  12
#define HIPCIEC_AP_INT_REG_DMA_DATA_INPUT_CNT_LEN    8
#define HIPCIEC_AP_INT_REG_DMA_DATA_INPUT_CNT_OFFSET 4
#define HIPCIEC_AP_INT_REG_DMA_INPUT_PKT_TYPE_LEN    3
#define HIPCIEC_AP_INT_REG_DMA_INPUT_PKT_TYPE_OFFSET 1
#define HIPCIEC_AP_INT_REG_DMA_INPUT_IDLE_LEN        1
#define HIPCIEC_AP_INT_REG_DMA_INPUT_IDLE_OFFSET     0

#define HIPCIEC_AP_INT_REG_DMA_INT_OUTPUT_CNT_LEN     8
#define HIPCIEC_AP_INT_REG_DMA_INT_OUTPUT_CNT_OFFSET  12
#define HIPCIEC_AP_INT_REG_DMA_DATA_OUTPUT_CNT_LEN    8
#define HIPCIEC_AP_INT_REG_DMA_DATA_OUTPUT_CNT_OFFSET 4
#define HIPCIEC_AP_INT_REG_DMA_OUTPUT_PKT_TYPE_LEN    3
#define HIPCIEC_AP_INT_REG_DMA_OUTPUT_PKT_TYPE_OFFSET 1
#define HIPCIEC_AP_INT_REG_DMA_OUTPUT_IDLE_LEN        1
#define HIPCIEC_AP_INT_REG_DMA_OUTPUT_IDLE_OFFSET     0

#define HIPCIEC_AP_INT_REG_NVME_P_CPL_CNT_LEN         8
#define HIPCIEC_AP_INT_REG_NVME_P_CPL_CNT_OFFSET      20
#define HIPCIEC_AP_INT_REG_NVME_INT_INPUT_CNT_LEN     8
#define HIPCIEC_AP_INT_REG_NVME_INT_INPUT_CNT_OFFSET  12
#define HIPCIEC_AP_INT_REG_NVME_DATA_INPUT_CNT_LEN    8
#define HIPCIEC_AP_INT_REG_NVME_DATA_INPUT_CNT_OFFSET 4
#define HIPCIEC_AP_INT_REG_NVME_INPUT_PKT_TYPE_LEN    3
#define HIPCIEC_AP_INT_REG_NVME_INPUT_PKT_TYPE_OFFSET 1
#define HIPCIEC_AP_INT_REG_NVME_INPUT_IDLE_LEN        1
#define HIPCIEC_AP_INT_REG_NVME_INPUT_IDLE_OFFSET     0

#define HIPCIEC_AP_INT_REG_NVME_INT_OUTPUT_CNT_LEN     8
#define HIPCIEC_AP_INT_REG_NVME_INT_OUTPUT_CNT_OFFSET  12
#define HIPCIEC_AP_INT_REG_NVME_DATA_OUTPUT_CNT_LEN    8
#define HIPCIEC_AP_INT_REG_NVME_DATA_OUTPUT_CNT_OFFSET 4
#define HIPCIEC_AP_INT_REG_NVME_OUTPUT_PKT_TYPE_LEN    3
#define HIPCIEC_AP_INT_REG_NVME_OUTPUT_PKT_TYPE_OFFSET 1
#define HIPCIEC_AP_INT_REG_NVME_OUTPUT_IDLE_LEN        1
#define HIPCIEC_AP_INT_REG_NVME_OUTPUT_IDLE_OFFSET     0

#define HIPCIEC_AP_INT_REG_CURR_COAL_TBL_STATE_LEN    3
#define HIPCIEC_AP_INT_REG_CURR_COAL_TBL_STATE_OFFSET 2
#define HIPCIEC_AP_INT_REG_CURR_HOST_STATE_LEN        2
#define HIPCIEC_AP_INT_REG_CURR_HOST_STATE_OFFSET     0

#define HIPCIEC_AP_INT_REG_PORT_IDLE_LEN    1
#define HIPCIEC_AP_INT_REG_PORT_IDLE_OFFSET 0

#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_2BIT_LEN    1
#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_2BIT_OFFSET 3
#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_1BIT_LEN    1
#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_1BIT_OFFSET 2
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_2BIT_LEN    1
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_2BIT_OFFSET 1
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_1BIT_LEN    1
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_1BIT_OFFSET 0

#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_2BIT_MASK_LEN    1
#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_2BIT_MASK_OFFSET 3
#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_1BIT_MASK_LEN    1
#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_1BIT_MASK_OFFSET 2
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_2BIT_MASK_LEN    1
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_2BIT_MASK_OFFSET 1
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_1BIT_MASK_LEN    1
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_1BIT_MASK_OFFSET 0

#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_2BIT_STS_LEN    1
#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_2BIT_STS_OFFSET 3
#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_1BIT_STS_LEN    1
#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_1BIT_STS_OFFSET 2
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_2BIT_STS_LEN    1
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_2BIT_STS_OFFSET 1
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_1BIT_STS_LEN    1
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_1BIT_STS_OFFSET 0

#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_INJECT_LEN    2
#define HIPCIEC_AP_INT_REG_COAL_TBL_ECC_ERR_INJECT_OFFSET 2
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_INJECT_LEN    2
#define HIPCIEC_AP_INT_REG_MSIX_TBL_ECC_ERR_INJECT_OFFSET 0

#define HIPCIEC_AP_INT_REG_NET_TH_ENABLE_LEN       1
#define HIPCIEC_AP_INT_REG_NET_TH_ENABLE_OFFSET    8
#define HIPCIEC_AP_INT_REG_NET_ECAM_BUS_NUM_LEN    8
#define HIPCIEC_AP_INT_REG_NET_ECAM_BUS_NUM_OFFSET 0

#define HIPCIEC_AP_INT_REG_NET_2ND_PF_NUM_LEN    3
#define HIPCIEC_AP_INT_REG_NET_2ND_PF_NUM_OFFSET 3
#define HIPCIEC_AP_INT_REG_NET_1ST_PF_NUM_LEN    3
#define HIPCIEC_AP_INT_REG_NET_1ST_PF_NUM_OFFSET 0

#define HIPCIEC_AP_INT_REG_NET_PF1_VF_FIRST_NUM_LEN    16
#define HIPCIEC_AP_INT_REG_NET_PF1_VF_FIRST_NUM_OFFSET 16
#define HIPCIEC_AP_INT_REG_NET_PF0_VF_FIRST_NUM_LEN    16
#define HIPCIEC_AP_INT_REG_NET_PF0_VF_FIRST_NUM_OFFSET 0

#define HIPCIEC_AP_INT_REG_NET_PF1_VF_STRIDE_LEN    16
#define HIPCIEC_AP_INT_REG_NET_PF1_VF_STRIDE_OFFSET 16
#define HIPCIEC_AP_INT_REG_NET_PF0_VF_STRIDE_LEN    16
#define HIPCIEC_AP_INT_REG_NET_PF0_VF_STRIDE_OFFSET 0

#define HIPCIEC_AP_INT_REG_NET_ECAM_BASE_LEN    20
#define HIPCIEC_AP_INT_REG_NET_ECAM_BASE_OFFSET 0

#define HIPCIEC_AP_INT_REG_PORT_IDLE_LEN       1
#define HIPCIEC_AP_INT_REG_PORT_IDLE_OFFSET    3
#define HIPCIEC_AP_INT_REG_CLR_ERR_RESP_LEN    1
#define HIPCIEC_AP_INT_REG_CLR_ERR_RESP_OFFSET 2
#define HIPCIEC_AP_INT_REG_ERR_RESP_LEN        2
#define HIPCIEC_AP_INT_REG_ERR_RESP_OFFSET     0

#endif // __HIPCIEC_AP_INT_REG_REG_OFFSET_FIELD_H__
